Наведіть та порівняйте такі основні програмовані матричні структури, як програмовані логічні матриці, програмовані запам’ятовуючі пристрої, програмовані матриці вентилів.  EMBED Visio.Drawing.11 
  EMBED Visio.Drawing.11 
 556РП1 ПЛМ і ПМЛ мають матриці І та АБО. Основна відмінність між ними, що в ПМЛ матриця АБО фіксована, а в ПЛМ програмуються дві матриці, що забезпечує їй більшу гнучкість порівнянно з ПМЛ ПЗП (програмовані запам’ятовуючі пристрої) ROM – read only memory PROM – programmable read only memory EPROM – erasable programmable read only memory (ультрафіолетом) EEPROM – electrically erasable programmable read only memory  EMBED Visio.Drawing.11 
 556РП4 556РП5 556РП6 ПМВ(програмовані матриці вентилів)  EMBED Visio.Drawing.11 
  EMBED Equation.3 
 Порівняльні характеристики технологічних груп ІМС. Діодно-транзисторна логіка (ДТЛ) Y=X1*X2*X3 V X4*X5*X6 Ця інверсія виконується за рахунок транзистора, який може перебувати у виключеному стані. Якщо на X1 подати 0, то струм буде рівномірно протікати через діод, тоді напруга буде 0≤U0≤0,7В. Тобто низький потенціал на б.-л. вході призводить до того, що на вході буде великий потенціал (1). Такі схеми вже не використовують. Транзисторно-транзисторна логіка (ТТЛ) На відміну від попередньої схеми, для того, щоб на вході був високий потенціал необхідно щоб була на вході була 1: Якщо 0≤UБЕ≤0,55В => RКЕ>1мΩ 0,55≤ UБЕ ≤0,65В => 1мΩ≤RКЕ≤100Ω 0,7≤ UБЕ => RКЕ>100Ω Така схема може працювати лише на двох рівнях: рівень логічного 0 і рівень логічної 1. Пізніше з’явилася інші група, в якої покращилися основні параметри: швидкодія і споживання потужності. ТТЛ з включенням діода Шотки (ТТЛШ) Швидкодія цих елементів збільшилась у 5 разів. Емітерно зв’язана логіка (ЕЗЛ) Дозволяє підняти частоту переключення елементів: до 1000 МГц. Інтегрально-інжекціяна логіка (І2Л) Застосовується для побудови елементів пам’яті. Частота 10 МГц. Комплементарна на базі МОН транзисторів Логіка (КМОН) Використовуються р-канальні та n-канальні польові транзистори.Використовується у 70% інтегральних мікросхем. Принципи побудови і принципи дії ТТЛ 1. Група ЛА 4-емітерний транзистор виконує функцію кон’юктора. Ця схема розгул. У вигляді 3-х каскадів: VT1,R1,VD1-VD4 – вхідний каскад R2,VT2,R3,R4,VT3 – фазо-розчеплювач (розділювач), бо вхідний сигнал розділює на два сигнали R5,VT5,VD5,VT4 – вихідний каскад Розглянемо роботу схеми починаючи з виходу. Для дод. лог. низького рівню відповідає -0. Високого рівня – 1 За стандар. лог. 0: 0≤U0≤0,4В 1: 2,4≤U'≤4В До цієї групи входять інші підгрупи ЛА. Вони відрізняються кількістю входів, але побудовані на основі кон’юкт.-інверс. елем. Вихідні каскади можуть бути 4 тип. Найпростіший з них - відкритий колектор - складний вихідний каскад;(входять 2 транзистори і діод між ними) - складний з транзистором Дарлінгтона (використовується для підсилення вихідної потужності) - створ. спец зв’язки, які прив. до того, що один транзистор завжди працює у відкритому режимі, інші – у закритому, або коли два транзистори працюють у відкритому стані, тому такий вихідний каскад називається трьох-стабіл. Комбіновані виходи фазо-розрядного каскаду і вход., вихід. каскади створює групу ЛА. Щоб на вході був 0 потрібно, щоб VT4 був відкритий, тому на базі VT4 має бути +0,7В, а RКЕ має бути малим. Для цього необхідно, щоб і VT2 був відкритим, щоб протік струм ІБЕ. А VT2 буде відкритий, якщо на базі +1,4В. Транзистор VT1 також має бути відкритий і на його базі буде напруга +2,1В, але емітерні перехрестя на VT1 мають бути закритими, а відкр. лише колект.-перехр. Нехай на входи X1,…,X4 подається по +4В, а на аноді Х2 -1В, тоді р.-н.-перех. VT2 буде 0,8В, тоді якщо на базі VT5 – 0,8В, то він буде працювати у закритому стані, оскільки один з транзисторів завжди відкритий, інші - закриті. Нехай на виході маємо логічну 1, то напруга ≈ +2,4В. Отже, VT4 => V...